提高集成電路版圖設(shè)計中的可靠性都會采取哪些措施?

日期:2021-07-23 17:09:29 瀏覽量:2899 標(biāo)簽: 可靠性測試 可靠性檢測

集成電路版圖設(shè)計就是指將電路設(shè)計電路圖或電路描述語言映射到物理描述層面,從而可以將設(shè)計好的電路映射到晶圓上生產(chǎn)。版圖是包含集成電路的器件類型,器件尺寸,器件之間的相對位置以及各個器件之間的連接關(guān)系等相關(guān)物理信息的圖形,這些圖形由位于不同繪圖層上的圖形構(gòu)成。集成電路設(shè)計方法涉及面廣,內(nèi)容復(fù)雜,其中版圖設(shè)計是集成電路物理實現(xiàn)的基礎(chǔ)技術(shù)。

根據(jù)使用的溫度范圍(軍用-55~125℃,民用-25~85℃)及其他可靠性要求,版圖設(shè)計需要考慮電性能和熱性能。由電參數(shù)要求及工藝水平來確定元件的結(jié)構(gòu)、尺寸,再考慮寄生效應(yīng)、散熱等問題,從而最后確定整個電路的布局和布線。下面提高集成電路版圖設(shè)計中的可靠性一般采取的措施。

提高集成電路版圖設(shè)計中的可靠性都會采取哪些措施?

1、關(guān)于金屬化層布線

大量的失效分析表明,因金屬化層(目前一般是Al層)通過針孔和襯底短路,且Al膜布線開路造成的失效不可忽視,所以必須在設(shè)計布線時采取預(yù)防措施。例如盡量減少Al條覆蓋面積,采用最短Al條,并盡量將Al條布在厚氧化層(厚氧化層寄生電容也小)上以減少針孔短路的可能。

防止Al條開路的主要方法是盡量少的通過氧化層臺階。如果必須跨過臺階,則采取減少臺階高度和坡度的辦法。

為防止Al條電流密度過大造成的電遷移失效,要求設(shè)計時通過Al條的電流密度J<2×10^5A/cm2,Al條要有一定的寬度和厚度。

對于多層金屬布線,版圖設(shè)計中布線層數(shù)及層與層之間通道應(yīng)盡可能少。

2、版圖設(shè)計中的熱分布問題

據(jù)推測,芯片溫度每提高25℃失效率約增加一倍,所以要盡量降低芯片溫度以降低失效率。為防止結(jié)溫過高,功率較大的管子面積要設(shè)計得足夠大,而發(fā)射區(qū)有效邊長仍由最大電流確定。在整個芯片上發(fā)熱元件的布局分布要均勻,不使熱量過分集中在一角。在元件的布局上,還應(yīng)將容易受溫度影響的元件遠(yuǎn)離發(fā)熱元件布置。在必須匹配的電路中,可把對應(yīng)的元件并排配置或軸對稱配置,以避免光刻錯位和擴散不勻。要注意電源線和地線的位置,這些布線不能太長。

3、其他措施

(1)元件尺寸的選擇要適當(dāng)。應(yīng)考慮功率密度、寄生效應(yīng)、制版光刻誤差、橫向擴散及擴散容差等因素,Al條應(yīng)覆蓋歐姆接觸孔并留一定余量。

(2)保證電路參數(shù)的要求:多發(fā)射極晶體管的長脖子區(qū)不宜太長,因為太長會導(dǎo)致fT下降;避免在輸出線上做擴散“地”道;外延層電阻島上接電源的歐姆接觸孔要擴n+。

此外,對于CMOS集成電路,為提高其抗閂鎖能力可在版圖設(shè)計上采取以下措施:①合理布置電源接觸孔,減小橫向電流密度和橫向電阻;②采用接襯底的環(huán)形VDD電源線(p阱),并盡可能將襯底背面接VDD;③增加電源VDD和VSS(GND)接觸孔,并加大接觸面積;④對每一個接VDD的孔都要在相鄰的阱中配以對應(yīng)的VSS(GND)接觸孔,以便增加并行的電流通路;⑤盡量使VDD和VSS的接觸孔的長邊相互平行;⑥接VDD的孔盡可能安排得離阱遠(yuǎn)一些;⑦接VSS的孔要盡可能安排在p阱的所有邊上。

集成電路版圖設(shè)計規(guī)則的作用是保證電路性能,易于在工藝中實現(xiàn),并能取得較高的成品率。版圖設(shè)計的質(zhì)量好壞直接會影響到集成電路的功耗、性能和面積。在系統(tǒng)芯片(system-on-chip, SoC)設(shè)計中,集成了接口單元(input/output,I/O),標(biāo)準(zhǔn)邏輯單元(standard cell),模擬與混合信號(analog mixed-signal, AMS)模塊,存儲器(memory,例如ROM,RAM)和多種IP模塊。所有這些模塊的物理實現(xiàn),全都離不開基本的版圖設(shè)計。工程實踐中,從定義系統(tǒng)芯片參數(shù)(specifications)完成后,人們常常將最常見的數(shù)字集成電路中標(biāo)準(zhǔn)邏輯單元的版圖設(shè)計過程簡化為電路設(shè)計(circuit design)、版圖設(shè)計(layout design)和特征化(characterization)等三個步驟,見圖1簡化的版圖設(shè)計流程圖。在實踐中,版圖設(shè)計類型又分為: 1)標(biāo)準(zhǔn)版圖設(shè)計,2)半定制版圖設(shè)計,和3)全定制版圖設(shè)計。

集成電路版圖設(shè)計的簡化流程圖.png

總結(jié):無論是標(biāo)準(zhǔn)單元版圖設(shè)計,半定制版圖設(shè)計和全定制版圖設(shè)計,基本的設(shè)計方法得到發(fā)揚傳承,高性能、低功耗、低成本的要求提得更高,對未來高質(zhì)量高可靠性版圖設(shè)計設(shè)立了新的規(guī)范和起點。

微信掃碼關(guān)注 CXOlab創(chuàng)芯在線檢測實驗室
相關(guān)閱讀
五月芯資訊回顧:原廠漲價函不斷,疫情影響供應(yīng)鏈

剛剛過去的五月,全球多地疫情反彈,大宗商品漲價延續(xù),IC產(chǎn)業(yè)鏈毫無意外,缺貨漲價仍是主旋律。下面就來梳理一下過去的一個月,業(yè)內(nèi)都有哪些值得關(guān)注的熱點。

2021-06-04 11:16:00
查看詳情
馬來西亞管控延長,被動元件又懸了?

自五月以來,馬來西亞疫情不斷升溫,每日新增確診高峰曾突破9000例。嚴(yán)峻形勢之下,馬來西亞政府于6月1日開始執(zhí)行為期半個月的全面行動管制。在這之后,每日新增病例呈現(xiàn)下降趨勢。

2021-06-18 15:41:07
查看詳情
內(nèi)存市場翻轉(zhuǎn),漲價來襲!

據(jù)媒體近日報道,內(nèi)存正在重回漲價模式,從去年12月到今年1月,漲幅最多的品種已達(dá)30%。據(jù)行情網(wǎng)站數(shù)據(jù),各類內(nèi)存條、內(nèi)存顆粒在12月上旬起開始漲價,至今仍沒有停止的意思。

2021-03-05 10:53:00
查看詳情
被動元件漲價啟動,MLCC和芯片打頭陣

據(jù)臺媒近日報道,MLCC兩大原廠三星電機和TDK近期對一線組裝廠客戶發(fā)出通知,強調(diào)高容MLCC供貨緊張,即將對其調(diào)漲報價。在芯片電阻市場,臺廠國巨正式宣布從三月起漲價15-25%。緊接著,華新科也對代理商發(fā)出漲價通知,新訂單將調(diào)漲10-15%。

2021-03-05 10:52:00
查看詳情
深圳福田海關(guān)查獲大批侵權(quán)電路板,共計超過39萬個

據(jù)海關(guān)總署微信平臺“海關(guān)發(fā)布”10日發(fā)布的消息,經(jīng)品牌權(quán)利人確認(rèn),深圳海關(guān)所屬福田海關(guān)此前在貨運出口渠道查獲的一批共計391500個印刷電路板,侵犯了UL公司的“RU”商標(biāo)專用權(quán)。

2021-03-05 11:12:00
查看詳情
可靠性測試:常規(guī)的可靠性項目及類型介紹

可靠性試驗是對產(chǎn)品進行可靠性調(diào)查、分析和評價的一種手段。試驗結(jié)果為故障分析、研究采取的糾正措施、判斷產(chǎn)品是否達(dá)到指標(biāo)要求提供依據(jù)。根據(jù)可靠性統(tǒng)計試驗所采用的方法和目的,可靠性統(tǒng)計試驗可以分為可靠性驗證試驗和可靠性測定試驗。可靠性測定試驗是為測定可靠性特性或其量值而做的試驗,通常用來提供可靠性數(shù)據(jù)??煽啃则炞C試驗是用來驗證設(shè)備的可靠性特征值是否符合其規(guī)定的可靠性要求的試驗,一般將可靠性鑒定和驗收試驗統(tǒng)稱為可靠性驗證試驗。

2021-04-26 16:17:00
查看詳情
產(chǎn)品進行可靠性測試的重要性及目的

產(chǎn)品在一定時間或條件下無故障地執(zhí)行指定功能的能力或可能性。可通過可靠度、失效率還有平均無故障間隔等來評價產(chǎn)品的可靠性。而且這是一項重要的質(zhì)量指標(biāo),只是定性描述就顯得不夠,必須使之?dāng)?shù)量化,這樣才能進行精確的描述和比較。

2021-04-26 16:19:00
查看詳情
匯總:半導(dǎo)體失效分析測試的詳細(xì)步驟

失效分析是芯片測試重要環(huán)節(jié),無論對于量產(chǎn)樣品還是設(shè)計環(huán)節(jié)亦或是客退品,失效分析可以幫助降低成本,縮短周期。 常見的失效分析方法有Decap,X-RAY,IV,EMMI,F(xiàn)IB,SEM,EDX,Probe,OM,RIE等,因為失效分析設(shè)備昂貴,大部分需求單位配不了或配不齊需要的設(shè)備,因此借用外力,使用對外開放的資源,來完成自己的分析也是一種很好的選擇。我們選擇去外面測試時需要準(zhǔn)備的信息有哪些呢?下面為大家整理一下:

2021-04-26 16:29:00
查看詳情
芯片常用失效分析手段和流程

一般來說,集成電路在研制、生產(chǎn)和使用過程中失效不可避免,隨著人們對產(chǎn)品質(zhì)量和可靠性要求的不斷提高,失效分析工作也顯得越來越重要,通過芯片失效分析,可以幫助集成電路設(shè)計人員找到設(shè)計上的缺陷、工藝參數(shù)的不匹配或設(shè)計與操作中的不當(dāng)?shù)葐栴}。芯片失效分析的常用方法不外乎那幾個流程,最重要的還是要借助于各種先進精確的電子儀器。以下內(nèi)容主要從這兩個方面闡述,希望對大家有所幫助。

2021-04-26 16:41:00
查看詳情
值得借鑒!PCB板可靠性測試方法分享

PCB電路板是電子元件的基礎(chǔ)和高速公路,又稱印刷電路板,是電子元器件電氣連接的提供者。它的發(fā)展已有100多年的歷史了;它的設(shè)計主要是版圖設(shè)計;采用電路板的主要優(yōu)點是大大減少布線和裝配的差錯,提高了自動化水平和生產(chǎn)勞動率。PCB的質(zhì)量非常關(guān)鍵,要檢查PCB的質(zhì)量,必須進行多項可靠性測試。這篇文章就是對測試的介紹,一起來看看吧。

2021-04-26 16:47:42
查看詳情